数字信号的串扰抑制

　　现代数字AV产品中，广泛使用扁平电缆做连接导线，虽有很多优点，但若使用不当，很易发生串扰，会影响数字产品的正常工作。扁平电缆的各导线之间均有分布电容，经测量，每10cm长的相邻导线间的分布电容约3pF。频率为100MHz时，1pF电容的阻抗为1.6kΩ，而且扁平电缆导线的分布电容与其长度成正比，布线较长时串扰更严重。以VCD机为例，信号为数百千赫兹、数兆赫兹的方波和10～20MHz的时钟信号，其含有的几十倍的高次谐波，信号频谱*高的近数百兆赫兹，这种高频分量极易通过扁平电缆各导线之间的分布电容相互串扰。通过对比实验，分别用60cm长扁平电缆和10cm长的束捆线连接DSP与MPEG板，得知，60cm扁平电缆上的干扰明显比l0cm长束捆线上的干扰大得多，说明扁平电缆分布电容与长度成正比，干扰又与分布电容成正比。如把DSP输出端的BCK时钟断开，LRCK干扰点明显减少和干扰脉冲幅度下降。由此说明干扰大部分来自BCK方波信号，控制好导线间距离可降干扰。在车用VCD的数字信号的串扰抑制中采取了以下措施：

 　　(1)、尽可能缩短信号线的传输长度。

　　(2)、在多种电平的信号传输时，应尽量把前后沿时间相近的同级电平信号划为一组传输。DATA，BCK，LRCK信号与主时钟之间用一根地线相互隔离。必要时用屏蔽线代替束捆线来传输MCLK和BCK时钟，减小串扰和辐射。

　　(3)、在双面印制板布线时，正面传输高频数字信号和时钟信号，在其传输印制电路背面尽可能加大接地面积，这样由于平行导线间的分布电容在导线接近地平面时会变小的缘故，信号线之间串音干扰会减小；在MPEG芯片，DRAM，SDRAM及其它高速数字器件印制板布线时，其背面布上大片地线，地线旁路屏蔽器件产生的高频脉冲噪声。

　　三、 数字信号处理系统的抗干扰设计

　　实际上，电源线电流变化产生的感应压降、数字信号传输的反射干扰和数字信号间的串扰相互之间有着密切联系且密不可分。反映在数字信号处理系统中，其危害性*大的是高频脉冲噪声。所以，抑制高频脉冲噪声是数字AV产品电磁兼容性设计的重要组成部分。

　　如在VCD整机调试过程中遇到整机工作时功能出错，通过内置检测程序检测CPU和MPEG芯片CL680A1连接处，用示波器观察HRDY和HCK上的高频毛刺较大，采用在HRDY上并联一个51pF电容，用触发器对HCK进行整形，用内置检测程序检测数据通信的准确率达到100％，整机工作完全正常。为提高系统的抗干扰性能，在数字AV产品中可采用如下措施：

　　(1)、增加总线的抗干扰能力。采用三态门方式总线结构，总线加上拉电阻使总线在瞬间处于稳定的高电平而消除总线处于电压不稳定的悬浮状态，总线须加缓冲器。

　　(2)、用软件消除干扰。在系统设计时，虽在硬件上作了种种改进，但不可能完全消除干扰，如出现系统“死机”和数据传输错误等，从软件着手可加以改进：使用监控计时器(Watch DogTimer)来检测系统是否受干扰，一旦系统受到干扰则立即采取中断系统重新初始化后再启动，以消除干扰影响。采用软件容错技术就是承认故障和错误是客观事实，并考虑采取措施来消除、抑制、减小其造成的影响。

　　(3)、提高系统控制信号抗干扰能力。在系统中通常有RESET，STB等控制线，CPU与其控制器件的传输距离较远且控制线阻抗较高，易受脉冲噪声干扰，在被控器件的对等控制信号端并接一个20pF电容以消除干扰，而对RESET等控制信号并接0.01µF电容，干扰问题也可解决。对控制线加缓冲驱动器，使控制线的阻抗变低，也具有抑制干扰的作用。

　　(4)、IC未用端的处理。对未用端一定要妥善处理，否则噪声很容易通过分布电容对电路造成干扰。如TTL、CMOS电路的不用端加1～10kΩ的上拉电阻，触发器不用的输出端并联一个小容量的陶瓷电容等。　　　　国际上十分重视电子产品的EMC设计，欧美、日本等的电子产品的电磁兼容标准是强制执行的。在汽车数字AV产品设计的电磁兼容抗干扰分析放到产品的设计、试制过程中，并且把EMC设计作为设计过程的重要一环，从元件选购、电路板设计及整机整体布局应严格按照数字电路的抗干扰设计要求。